Télécharger la liste

Description du projet

By simulator + Tcl + C language, let's verify ASIC and FPGA effectively!

(simulator <= DPI-C => C++, simulator <= named pipes => C++ are under development, too.)

NOODLYBOX is a mimic processor for verification.

It can manipulate FPGA model which is connected to microcomputer's local bus.

Detail:

  1. A microcomputer and FPGA are mounted on a printed circuit board.
  2. A microcomputer and the connection form between FPGA are SRAM interface.
  3. FPGA is modeled by VHDL or Verilog.
  4. ModelSim, ISE Simulator, or Icarus Verilog are installed.

When all the conditions mentioned above are met, NOODLBOX can act as the substitute of the microcomputer on an HDL simulator.

Système requise

System requirement is not defined

Livrée : 2012-02-15 00:10
TimingChartViewer r245 (1 files Cacher)

Notes de release

テキストファイルに0,1,z,xを羅列するとタイミングチャートとして表示してくれる、ディジタル回路設計支援ソフトウェアです。

詳細は TimingChartViewer を参照してください。

Changelog

  • フォアグラウンドウィンドウになったとき、自動で表示が更新されるようにしました。テキストエディタと切り替えながら使うとき便利です。
  • \(バックスラッシュ)で行を継続させると正しく処理されないことがあるバグを対策しました。
  • Reloadボタンを廃止しました。
  • クリップボードにコピーするボタンの名前を Clip から Copy に直しました。